تحقیق در مورد تکنولوژی ساخت 8 ص

لینک دانلود و خرید پایین توضیحات

دسته بندی : وورد

نوع فایل :  .doc ( قابل ویرایش و آماده پرینت )

تعداد صفحه : 8 صفحه

 قسمتی از متن .doc : 

«تکنولوژی (ساخت) Super Flash EEPROM»

معرفی:

این مقاله تکنولوژی ذخیره سازی سیلیکونی را توضیح می دهد. در این محصول سلول حافظه گیت و بازیابی تونل به روش میدانی تشریح شده است. تکنولوژی Super flash و سلول حافظه از نظر طراحی دارای مزایای مهمی هستند و سازنده EEPROM های Flash در زمان استفاده از ابزارهای منطقی در مقایسه با گیت Stack (پشته) اکسید یا تکنیک 2 ترانزیستوری از قابلیت عملکرد و آزادی عمل بیشتری برخوردار است. علاوه بر آن این تکنولوژی دارای مزیتهای قیمت کمتر و قابلیت اطمینان بیشتر است. این تکنولوژی با استفاده از لایه های کمتر از پردازش ساده تری برخوردار است که در مقایسه با انواع دیگر قابل مقایسه است. عمدتاً کاهش مراحل و هزینه های لایه گذاری، سبب کاهش قیمت نهایی محصول می شود. حافظه گیت مجزا SST از نظر اندازه و حجم اشغال شده در مقایسه با انواع ترانزیستوری آن بسیار قابل توجه است، علاوه بر اینکه سهولت استفاده و قابلیت اطمینان بالا نیز در آن بیشتر است. براساس طراحی، سلول حافظه مجزای SST ، برای هر سلول حافظه مربوط به ردیف بیت از overerase استفاده می کند. اختلال در پاک کردن برای همه بایتهای مربوط به یک صفحه یا صفحات دیگر ممکن است ایجاد شود، این بدلیل انجام فرآیند در ولتاژ بالا است.

تزریق کننده (انژکتور) ایجاد تونل بازیابی میدانی:

سلول EEPROM :

این تزریق کننده یک ترانزیستور سلول حافظه مجزا است که برای ایجاد تونل Fowler-Nordheim بمنظور پاک کردن و یا تزریق الکترون در کانال سورس در برنامه ریزی حافظه استفاده می شود. ایجاد تونل چند قطبی با استفاده از انژکتور (ترزیق کننده) میدانی در یک گیت شناور (معلق) با استفاده از اکسیداسیون استاندارد یا تکنیکهای etching صورت می گیرد. انژکتور کانال سفت Source (سورس) که تزریق کننده الکترون است بسیار کارآمد و مؤثر است و با استفاده از یک چیپ (تراشه) بسیار کوچک با تغذیه 5 یا 3 ولت این عملیات را انجام می دهد. سلولها معمولاً قبل از برنامه ریزی، پاک می شوند. اندازه و ابعاد سلول حافظه گیت مجزا با سلولهای حافظه متداول که از تکنولوژی پردازش یکسان استفاده می کنند، قابل مقایسه و قابل ملاحظه است. این امر ممکن است بدلیل موارد زیر ایجاد شده باشد. سلول انژکتور ایجاد کننده تونل نیازی به فضای زیاد بمنظور عایق کاری در جریانها و ولتاژهای بالا ندارد. علاوه بر آن ساختار ساده آن سبب می شود که بسیاری از توابع منطقی در عملیات پاک کردن آن حذف شوند. سلول انژکتور ایجاد کننده تونل از فرآیند (تکنولوژی) CMOS استاندارد استفاده می کند. آرایه های حافظه می توانند در حالت دسترسی تصادفی یا دسترسی متوالی و پی در پی طراحی شده باشند.

ساختار سلولی:

برشهای مقطعی سلولی با نماهای متفاوت در تصاویر 1A و 1B نشان داده شده اند. از دیدگاه سطح مقطع یک مسیر بیت و یک سطح مقطع SEM در تصاویر 2A و 2B نشان داده شده اند. از ترکیب سیلیکون 2 ظرفیتی برای ارتباط گیتها در امتداد یک مسیر word استفاده شده است. فلز بکار رفته در درین (drain) برای هر سلول حافظه در امتداد ردیف بیت قرار دارد.

یک سورس مشترک در هر صفحه بکار رفته است که در آن هر زوج بیت بصورت مشترک از یک سورس استفاده می کنند. با ترکیب ردیفهای زوج و فرد در یک صفحه پاک شده، عملیات صورت می گیرد. برنامه ریزی ممکن است حتی بصورت بایت بایت انجام شود و یا اینکه تمام بایتهای یک صفحه بصورت لحظه ای و به یکباره برنامه ریزی شوند. ناحیه درین از نفوذ (عمق) به میزان n+S/D برخوردار است، که لبه های آن توسط گیت کنترلی 2، تحت کنترل است. ناحیه سورس ار عمق n+S/D برخوردار است که دارای هم پوشانی با قسمت شناور است. یک سلول در دروازه شناور بمنظور کنترل آستانه (هدایت) سلول و ولتاژ مربوطه استفاده شده است. گیت انتخابی بوسیله یک کانال با پهنای 40mm از کانال (اصلی) جدا شده است. گیت شناور از کانال و نفوذ سورس به آن بوسیله کشت گرمایی (حراریی) به میزان 15nm و بصورت اکسید در گیت جدا شده است. گیت شناور از گیت کنترلی بوسیله اکسید 40nm و از لبه ها بصورت عمودی و در حد فاصل بین گیتها با اکسید 200nm جدا شده است. انژکتور ایجاد کننده تونل در گیت شناور بصورت اکسیداسیون چندگانه سیلیکونی عمل می کند و فرم (شکل) انجام اکسیداسیون بصورت «bird beak» می باشد که بر روی یک سیلیکون کریستالی صورت می گیرد. یک ترکیب سیلیکون دو ظرفیتی را می توان در گیت کنترلی بمنظور کاهش مقاومت ردیف word استفاده کرد.

2-3 طرح شماتیک آرایه سلولی:

طرح سلولی نشان داده شده در شکل 3A نحوه سازماندهی و ترتیب قرارگیری منطقی آرایه حافظه را نشان می دهد. مدار معادل این ترکیب بهمراه نشان دادن ظرفیت خازنی بین مسیرها در شکل 4 نشان داده شده است. برای سلول حافظه گیت مجزا کانال بین درین و سورس بوسیله ترکیبی از ترانزیستور گیت مورد نظر و ترانزیستور گیت حافظه کنترل می شود. ترانزیستور حافظه دارای آستانه منفی کم یا زیاد می تواند باشد که این امر به میزان بار الکتریکی ذخیره شده در یک گیت شناور بستگی دارد. در طول عملیات خواندن اطلاعات، این ولتاژ مرجع در گیت کنترلی و گیت انتخابی و via در مسیر word بکار گرفته می شود. ولتاژ مرجع با انتخاب ناحیه کانال، اعمال می شود. اگر گیت شناور قبلاً برنامه ریزی شده باشد، بخشی از ترانزیستور حافظه بصورت عایق باقی می ماند و سیگنال را انتقال نخواهد داد. اگر گیت شناور پاک شده باشد، این سلول حافظه، هادی خواهد بود. حالت هدایت خروجی از نظر منطقی با «1» و حالت عایقی (غیرهادی) با «0» نشان داده می شود. در شکل 3A بخشی از یک آرایه حافظه ترتیبی را که با 8 سلول حافظه چیده شده است و سازمان دهی شده و در آن سلولهای حافظه در 2 ستون، با 2 مسیر سورس و 8 ردیف word قرار گرفته اند، نشان داده شده است. تصویر 3B یک سلول حافظه معادل را نشان می دهد که چگونگی ایجاد وضعیت منطقی برای سلول گیت مجزا بمنظور ترانزیستور انتخابی مورد نظر و ترانزیستور حافظه را نشان می دهد. ولتاژ اعمال شده به ترمینال در هر مرحله در جدول 1 ارائه شده است. در طی عملیات پاک کردن کانال براساس ولتاژ مسیر word جهت گیری کرده و از حالت اولیه منحرف می شود. در طی برنامه ریزی کانال (گاهی) دچار تخلیه می شود. نسبتهای ترویجی (Coupling) در طی دورة پاک کردن و برنامه ریزی متفاوت است. بنابراین در طول